ASIC Engineer

15万-30万/年
上海
|
应届生/在校生
|
硕士
|
全职

职位诱惑: 五险一金,年终奖金,福利好,老板nice

发布时间: 2017-11-28发布

职位描述

will do SOC, IP digital design for all our product line include mobile SOC, IOT, Modem and new IP development.
include front-end design/verification, fpga, DFT, timing closure and backend positions.
Requirement ：
1. EE或者微电子专业硕士研究生，熟悉verilog coding，熟悉常见EDA工具。
2. 至少熟悉下面技能之一，有过项目实际操作经验优先
逻辑仿真(RTL/gate simulation)，逻辑综合(synthesis)，时序分析(static timing analysis), DFT (mbist / scan insertion)
3. 熟悉ARM AMBA 总线架构，使用过ARM Cortex-A 或者Cortex-R系列CPU，或者有多媒体模块（graphic，video codec，image processing）设计及验证经验。
4. 有过FPGA实现经验优先。