- 12万-20万/年
- 厦门
- |
- 5年以上
- |
- 本科
- |
- 全职
职位诱惑: 年终奖金,五险一金,福利好,老板nice,年底双薪,天天下午茶,交通补助,通讯津贴,年度旅游,成长空间大
发布时间: 2019-05-08发布
职位描述
岗位职责
1.负责顶层设计与集成，时钟复位单元设计，复杂低功耗设计，配合DFT要求完成顶层级别的定制设计；
2.运用Lint, CDC等工具进行RTL质量检查，参与SoC Level功能仿真，基于UPF/CPF的低功耗仿真，以及门级时序仿真；
3.负责部分形式验证工作，支持综合，时序分析及DFT等工作。
4.SoC级代码版本维护与交付，交付接口包括FPGA，DV以及后端
任职要求
1.电子通信类和计算机类等相关专业，本科及以上学历，5年以上工作经验；
2.有扎实的RTL设计能力，良好的逻辑架构设计规划能力，丰富的软硬件联调经验，良好的RTL编码风格及较强的单元验证能力；
3.具备扎实的基于RISC CPU及AMBA总线的SoC设计经验；
4.熟练掌握时钟系统及主流的低功耗设计方法；
5.熟悉常用外设模块如DMA,GPIO,UART,JTAG,I2C,SPI等；
6.熟悉Makefile/Perl/Tcl等脚本语言，熟悉Git等版本维护工具；
7.熟悉完整的数字电路流程; 熟练使用相关EDA工具；
8.具备基本的综合，时序分析能力，有DFT知识；
9.良好的文档编写能力；
10.良好的沟通能力，具有主动性和团队合作精神。
职位发布者
张小芸
HR
3天
简历处理用时
100%
简历及时处理率
沪公网安备31011502017136号