哎呀,这个职位已经下线啦
Synopsys
武汉校招-数字设计/验证工程师 (for ARC)
- 15万-25万/年
- 武汉
- |
- 应届生/在校生
- |
- 硕士
- |
- 全职
职位诱惑: 五险一金,老板nice,福利好,成长空间大,技术领先
发布时间: 2019-08-30发布
职位描述
Job Requirements:
• Requires a degree in Engineering or equivalent.
• Knowledge of interface IP design or mix-signal system.
• Familiarity with verilog circuit design and verification flow.
• Familiarity with frontend implementation.
• Familiarity with System Verilog or VMM/UVM will be a plus.
职位发布者
HR
HR
7天
简历处理用时
93%