职位描述
岗位职责：
主要从事FPGA/CPLD的编程工作，使用Verilog和SystemVerilog，完成代码编写、仿真、验证等工作。
任职要求：
1. 电子、计算机、自动化、数学等相关专业，本科或以上学历；
2. 3年以上的Verilog和SystemVerilog编程经验；
3. 用Verilog实现过TCP/IP协议或PCIe协议并产品化；
4. 熟练使用Vivado；
5. 具有JESD204B和DDR3/4数据调度代码开发经验者优先考虑。
职位发布者
张媛媛
HR
7天
简历处理用时
100%
简历及时处理率
沪公网安备31011502017136号
