IC中端流程工程师

工作职责：
1. 开发和维护SoC芯片前端中端流程，包括lint，CDC， 综合，形式验证，静态时序分析等。
2. 执行 Module 和 SoC 层次的lint，CDC， 综合，形式验证，静态时序分析等。
3. 与后端工程师合作进行时序收敛工作。
4. 与前端设计工程师合作解决CDC，timing问题。

岗位要求：
1. 微电子、计算机、通信工程等相关专业本科及以上学历，熟悉ASIC设计。
2. 2年以上STA/synthesis/formal/CDC 工作经验。
3. 熟练使用Synopsys或Cadence工具如PT/DC/Formality/spyglass等。
4. 能够熟练使用 Perl（Python）、Tcl 和 Shell 脚本编程, 能够独立建立流程并进行优化。
5. 具有28nm及以下制程ASIC流程相关经验者优先。
6. 有ASIC流程开发经验者优先。
7. 有RTL设计经验者优先。
8. 具有良好的表达沟通能力及团队合作精神，具有很强的独立工作能力及动手能力。