哎呀,这个职位已经下线啦
华为
Analog Mixed Signal Verification Engineer
- 25万-50万/年
- 深圳
- |
- 5年以上
- |
- 本科
- |
- 全职
职位诱惑: 年终奖金,五险一金,老板nice,技术领先,成长空间大,技能培训
发布时间: 2018-04-04发布
职位描述
岗位职责:
1. 为AMS团队提供验证方法学支撑。
2. 负责AMS团队模拟及数模混合电路的验证,提升验证的质量和效率。
岗位要求:
1. 微电子、电子信息工程等相关专业本科及以上学历,5年以上模拟相关工作经验。
2. 扎实的Analog及Mixed-Signal IC设计及Layout基础。
3. 熟悉模拟前后端EDA工具的应用。
4. 熟悉Analog Modeling相关技术及方法(Verilog,VerilogA,Verilog-AMS)者优先。
5. 熟悉ADC、PLL、Serdes等电路设计,具有模拟芯片流片经验者优先。
6.熟悉至少一种编程语言(Shell/Tcl/Python/Perl/SKILL等)。
7. 具备良好的沟通能力和团队协作能力,具备良好的英文沟通和写作能力,熟练阅读英文技术文档。
职位发布者
杨秋红
Team Leader/ Tech Leader
7天
简历处理用时
95%